Load-to-store:store buffer暫態(tài)窗口時間泄露的利用

摘要： 為了研究現代處理器微架構中的漏洞并制定對應防護，針對負責管理訪存指令執(zhí)行順序的內存順序緩沖（MOB）進行分析，發(fā)現前向加載會把存在依賴的store指令的數據直接旁路到load指令，推測加載會提前執(zhí)行不存在依賴的load指令，在帶來效率優(yōu)化的同時，也可能導致執(zhí)行出錯與相應的阻塞。針對Intel Coffee Lake微架構上現有MOB優(yōu)化機制，分析如何利用內存順序緩沖的4種執(zhí)行模... （共14頁）