基于路徑延遲故障序列的硬件木馬檢測(cè)方法
計(jì)算機(jī)工程與設(shè)計(jì)
頁(yè)數(shù)： 9 2024-01-16
摘要： 針對(duì)基于側(cè)信道信號(hào)的硬件木馬檢測(cè)普遍面臨的兩類問(wèn)題，即需要黃金芯片和信號(hào)測(cè)量成本大，提出一種利用路徑延遲故障序列的檢測(cè)方法。基于時(shí)序沖突時(shí)電路路徑產(chǎn)生延遲故障的先后順序，間接利用路徑延遲之間相對(duì)大小關(guān)系產(chǎn)生芯片檢測(cè)ID;檢測(cè)不依賴于黃金芯片，且在大范圍的環(huán)境變化和工藝偏差下具有穩(wěn)定性；故障序列在芯片設(shè)計(jì)階段仿真獲得，無(wú)需額外硬件開銷。對(duì)ISCAS-89基準(zhǔn)和AES-128電路實(shí)... （共9頁(yè)）
APP 